掲示板一覧 - トピック一覧 SysML SysMLのポート要素に指定可能な型について |
スレッド表示 | 新しいものから | 前のトピック | 次のトピック | 下へ |
投稿者 | トピック |
---|---|
umesan | 投稿日時: 2022-8-10 13:38 |
EA Administrator 投稿: 1526 |
SysMLのポート要素に指定可能な型についてサポート宛にいただきましたご質問の要約です。
○ご質問 SysMLのブロック定義図や内部ブロック図にて、型を「シグナル」としたポートを追加しようとしています。 しかし、ポートの型を指定する際に表示される「要素の選択」ダイアログ中にシグナルが表示されないため、型としてシグナルを指定できません。 こちらは仕様上の制約や不具合なのか、もしくは操作手順の誤りのいずれでしょうか。 操作手順の誤りの場合には、正しい手順をご教示いただけますでしょうか。 ○回答 現在のEAにおきましては、ポートの型として設定できる要素の種類は、ブロックならびにインターフェースブロックとなっております。 SysML自体の仕様上の制約かどうかにつきましては、下記URLに「弊社標準サポートの対象外・範囲外の内容」として「・UML・SysML・BPMNなど、弊社ツールで利用できる記法についての内容 (表記方法・仕様・使い方など)」と記載させていただいておりますように、弊社標準サポートでは回答が困難です。申し訳ございませんが、ご了承頂けますようお願いいたします。 ◇製品についてのお問い合わせ https://www.sparxsystems.jp/support.htm#sup1 SysMLの仕様上、ポートの型としてシグナルを指定可能である場合は、お手数をおかけいたしますが、該当の仕様について詳細をご連絡頂けますと幸いです。頂きました情報を元に開発元にバグ報告するように致したいと思います。 |
スレッド表示 | 新しいものから | 前のトピック | 次のトピック | トップ |